Ein Design für die Via-in-Pad-Leiterplattenbestückung darf nicht allein auf Grundlage eines Hinweises wie „Vias füllen“ freigegeben werden. Für jedes Via, das sich mit einer lötbaren Anschlussfläche überschneidet, müssen Funktion, fertiger Aufbau, Anforderungen an die Padoberfläche und ein Verifikationsplan definiert sein. Offene, mit Lötstoppmaske überspannte, teilweise verschlossene, gefüllte sowie gefüllte und kupferüberplattierte Vias ergeben nicht dieselben Bestückungsbedingungen. Eine fundierte Freigabe verknüpft das Anschlussflächenbild des Gehäuses, die Fertigungszeichnung, den Füll- und Überplattierungsprozess, die Auslegung des Lotpastendrucks, die Oberflächenplanarität und die Nachweise sowohl des Leiterplattenherstellers als auch des Bestückungsdienstleisters.
- Warum ein Via in einem Lötpad das Bestückungsrisiko verändert
- Offene, überspannte, gefüllte und überplattierte Vias unterscheiden
- Fertigungszeichnung mit dem Anschlussflächenbild abgleichen
- Lotverlust, Oberflächenplanarität und verdeckte Lötstellen prüfen
- Verifikationsnachweise vor der Leiterplattenfreigabe vereinbaren
- Via-in-Pad-Ausnahmen mit Fertigung und Bestückung klären
- Anwendungsszenarien mit unterschiedlichen Entscheidungsanforderungen
- Via-in-Pad-Freigabecheckliste
- Häufig gestellte Fragen
- Löst das Überspannen mit Lötstoppmaske alle Via-in-Pad-Probleme?
- Warum kann ein offenes Via Lot aus einer Lötstelle abziehen?
- Welche Nachweise bestätigen die korrekte Kupferüberplattierung eines gefüllten Vias?
- Sollten Via-in-Pad-Anforderungen in der Fertigungszeichnung stehen?
- Kann dieselbe Via-Behandlung für jedes Gehäuse mit feinem Raster verwendet werden?
- Ist VIPPO dasselbe wie ein gefülltes und kupferüberplattiertes Via?
- Dürfen thermische Vias unter einem freiliegenden QFN-Pad offen bleiben?
- Was gehört zu den Erstmusternachweisen für die Via-in-Pad-Leiterplattenbestückung?
- Nächster Schritt zur Freigabe eines fertigungsgerechten Designs
Warum ein Via in einem Lötpad das Bestückungsrisiko verändert
Ein Via in einem Lötpad verändert das Risiko, weil das Pad zugleich Anschlussfläche und Öffnung eines metallisierten oder geschützten Vias wird. Dieser Aufbau kann Lotvolumen, Pastenübertragung, Bauteilauflage und Inspektion beeinflussen.
Beginnen Sie mit drei Fragen:
- Liegt das Via unter einem einzelnen BGA-, LGA-, WLCSP- oder kleinen Passivbauteil-Pad oder innerhalb eines größeren freiliegenden Pads eines QFN-, SON- oder Leistungsgehäuses?
- Ist die Lötstelle nach der Bauteilplatzierung sichtbar, teilweise sichtbar oder vollständig verdeckt?
- Hinterlässt die gewählte Behandlung eine offene Bohrung, einen Lötstoppmaskenbereich, freiliegendes Füllmaterial, eine Vertiefung, eine Erhebung oder ein durchgehend metallisiertes Pad?
Ein offenes metallisiertes Via kann während des Reflow-Lötens flüssiges Lot aufnehmen. Die Menge hängt von der Geometrie der fertigen Bohrung, der Länge der metallisierten Bohrungswand, der Benetzung, dem Pastendepot, dem Oberflächenfinish, der Orientierung und den Reflow-Bedingungen ab. Kein einzelner Bohrungsdurchmesser belegt die Zulässigkeit für jedes Gehäuse und jeden Prozess.
Die Padoberfläche stellt ein eigenständiges Risiko dar. Eine Vertiefung kann den lokalen Pastenkontakt vermindern, während eine überstehende Kupferdeckschicht oder ein ausgeprägter Kupferkranz einen Teil des Bauteils über die benachbarten Pads anheben kann. Diese Effekte sind besonders relevant bei Gehäusen mit geringem Abstand zur Leiterplatte, feinem Raster oder vielen koplanaren verdeckten Lötstellen.
Die Inspektion ist der dritte Risikobereich. Elektrische Durchgängigkeit belegt weder ein ausreichendes Lotvolumen noch die Integrität der Kupferdeckschicht oder eine mechanische Reserve. Röntgenaufnahmen zeigen die verdeckte Lotverteilung, ersetzen aber keine Nachweise des Füll- und Deckschichtaufbaus an der unbestückten Leiterplatte.
Verwenden Sie ein praktisches Freigabekriterium: Erfassen und klassifizieren Sie 100% aller Via-in-Pad-Positionen nach Referenzbezeichner, Pad oder Kugel, Funktion, Behandlung und erforderlichem Nachweis. Keine Überschneidung von Pad und Via darf allein anhand der Gerber-Geometrie interpretiert werden müssen.
Offene, überspannte, gefüllte und überplattierte Vias unterscheiden
Die Via-Terminologie sollte den fertigen Querschnitt und die Padoberfläche beschreiben. IPC-4761 stellt ein gemeinsames Vokabular bereit; die Begriffe „plugged“, „resin filled“, „capped“, „plated over“ und „VIPPO“ werden von Lieferanten jedoch teilweise unterschiedlich für Verschluss, Harzfüllung und Überplattierung verwendet.
Ein beispielhafter Prozessablauf lautet:
bohren und metallisieren → je nach Vorgabe überspannen, teilweise verschließen oder füllen → aushärten → bei Bedarf planarisieren → bei Bedarf Abdeckung oder Kupferdeckschicht aufbringen → finales Oberflächenfinish aufbringen → bestücken
Die Reihenfolge hängt von Lagenaufbau, Via-Architektur, Materialien und Hersteller ab; die Zeichnung sollte das geforderte Ergebnis spezifizieren.
| Via-Behandlung | Zustand der Padoberfläche | Risiko bei der Bestückung | Fertigungsnachweis | Freigabefrage |
|---|---|---|---|---|
| Offenes Via | Die metallisierte Bohrung bleibt innerhalb des Pads offen | Lot kann in die Bohrung eindringen; die Öffnung unterbricht die Anschlussfläche | Daten der fertigen Bohrung, Via-Positionsplan und Oberflächenbilder des Erstmusters | Ist ein offenes Via für genau diese Kombination aus Gehäuse, Bohrung, Paste und Reflow-Bedingungen freigegeben? |
| Mit Lötstoppmaske überspanntes Via, IPC-4761 Typ I | Die Lötstoppmaske überspannt die Öffnung auf der festgelegten Seite oder auf beiden festgelegten Seiten | Das Überspannen, auch Tenting genannt, kann die Lotbewegung einschränken, erzeugt aber kein planares Pad mit Kupferdeckschicht | Lötstoppmaskendaten, Seitenangabe und Prüfung der Abdeckung | Welche Seite ist überspannt, und ist die verbleibende lötbare Fläche mit dem Anschlussflächenbild vereinbar? |
| Überspanntes und zusätzlich abgedecktes Via, Typ II | Die überspannte Öffnung erhält eine zusätzliche Abdeckschicht | Dicke und Registrierung der Lötstoppmaske können benachbarte Lötbereiche beeinflussen; eingeschlossenes Gas muss gegebenenfalls weiterhin bewertet werden | Aufbau der Lötstoppmaske und Abdeckungsnachweis | Ist ein maskenbasierter Verschluss zulässig, oder muss die Lötstelle auf einer durchgehenden Metallisierung liegen? |
| Teilweise verschlossenes Via, Typ III | Material dringt von einer oder beiden Seiten teilweise in die Bohrung ein | „Teilweise verschlossen“ kann mit vollständig gefüllt verwechselt werden; Vertiefungen, Erhöhungen oder innere Hohlräume können verbleiben | Verschlussverfahren, Seite, festgelegte Eindringtiefe und Oberflächenprüfung | War im Design ein teilweiser Verschluss oder ein vollständig gefüllter Aufbau vorgesehen? |
| Teilweise verschlossenes und abgedecktes Via, Typ IV | Das teilweise verschlossene Via wird mit Lötstoppmaske abgedeckt | Die Maske dichtet die Öffnung ab, bildet aber keine durchgehende lötbare Kupferanschlussfläche | Auf die Zeichnung bezogene Verschluss- und Abdeckungsnachweise | Reicht eine Abdichtung aus, oder erfordert das Gehäuse eine kontrollierte Padplanarität und Lötbarkeit? |
| Gefülltes Via, Typ V | Das Füllmaterial soll in die Bohrung eindringen und sie ausfüllen beziehungsweise einkapseln; die Oberfläche kann planarisiert werden | Eine vollständige Füllung verschließt die Bohrung, freiliegendes Füllmaterial ist jedoch nicht automatisch ein lötbares Pad | Mikroquerschliff eines Prüfcoupons, Füllprozessprotokoll und Oberflächenprüfung | Wo soll das Lot benetzen, und welche Metallisierung vervollständigt das Pad? |
| Gefülltes und abgedecktes Via, Typ VI | Das gefüllte Via wird auf der festgelegten Seite oder auf beiden festgelegten Seiten mit Lötstoppmaske abgedeckt | Für ausgewählte abgedichtete Bereiche geeignet; Lötstoppmaske steht jedoch normalerweise im Konflikt mit einer aktiven Lötanschlussfläche | Füllnachweis und Prüfung der Maskenabdeckung | Liegt der abgedeckte Bereich außerhalb der vorgesehenen Lotkontaktfläche? |
| Gefülltes und kupferüberplattiertes Via, Typ VII | Das gefüllte und planarisierte Via erhält eine sekundäre Metallisierung, die eine Kupferdeckschicht bildet | Für viele Vias unter einzelnen verdeckten Pads bevorzugt; Vertiefung, Überstand, Haftung der Kupferdeckschicht und Finish müssen dennoch beherrscht werden | Mikroquerschliff, Protokoll der Deckschichtmetallisierung, Oberflächenprofilergebnis und Nachweis des finalen Finishs | Kann der Hersteller beim tatsächlichen Lagenaufbau, der Via-Geometrie und dem Kupferdesign ein durchgehendes Pad herstellen? |
Die Unterscheidung zwischen Typ V und Typ VII ist entscheidend. Typ V beschreibt die gefüllte Bohrung. Typ VII ergänzt eine Metallisierung über dem planarisierten Füllmaterial, sodass dieser Bereich Teil einer durchgehenden lötbaren Anschlussfläche werden kann. Die Angabe, ein Via sei „gefüllt“, definiert für sich genommen nicht das fertige Pad.
Auch das Füllmaterial muss ausdrücklich festgelegt werden. Nichtleitendes Harz ist bei mechanisch gebohrten, gefüllten Vias üblich; leitfähige Füllstoffe oder kupfergefüllte Microvia-Strukturen können für bestimmte elektrische, thermische oder HDI-Designs geeignet sein. Prüfen Sie mit dem Hersteller Geometrie, Aushärteverhalten, Wärmeausdehnung, Haftung der Kupferdeckschicht, Kupferaufbau, Zuverlässigkeit und Kosten.
Fertigungszeichnung mit dem Anschlussflächenbild abgleichen
Die Fertigungszeichnung muss die Entscheidung zum Anschlussflächenbild des Bauteils in einen Aufbau übersetzen, den der Leiterplattenhersteller kalkulieren, fertigen, prüfen und rückverfolgen kann. Eine Überschneidung von Pad und Bohrung im CAD ist keine vollständige Via-in-Pad-Anforderung.
| Zeichnungs- oder Datenelement | Was geklärt werden muss | Warum die Bestückung diese Angaben benötigt |
|---|---|---|
| VIP-Positionsplan | Referenzbezeichner, Pad oder Kugel, Via-Anzahl und Behandlungsklasse | Verhindert übersehene Positionen und die unbeabsichtigte Behandlung anderer Vias |
| Via-Geometrie | Start- und Endlage, Bohrung, vorgesehene fertige Bohrung, Anschlussfläche, Leiterplattendicke und Lagenaufbau | Klärt, ob Füllen, Planarisieren und Überplattieren fertigungstechnisch möglich sind |
| Fertiger Aufbau | IPC-4761-Typ oder gleichwertige Querschnittsbeschreibung einschließlich der betreffenden Seite | Beseitigt Unklarheiten zwischen Überspannen, teilweisem Verschließen, Füllen, Abdecken und Überplattieren |
| Pad-Schnittstelle | Endgültige Kupferanschlussfläche, Lötstoppmaskenöffnung, Pastenöffnung, Sperrflächen und Revision der Gehäusezeichnung | Hält den Leiterplattenhinweis mit der Auslegung der Bauteilverbindung in Einklang |
| Materialien und Finish | Füllstoffgruppe, beabsichtigte Deckschicht, Beschränkungen des Kupferaufbaus und finales Oberflächenfinish | Verknüpft den internen Via-Prozess mit der endgültigen lötbaren Oberfläche |
| Oberflächengeometrie | Bei Bedarf projektbezogene Grenzwerte und Messverfahren für Vertiefung, Überstand, Kupferkranz oder lokale Ebenheit | Ermöglicht dem Bestücker die Bewertung von Pastenübertragung und Bauteilauflage |
| Abnahmeunterlagen | Vertraglich herangezogene Normen, Klasse, Erstmusternachweise, Stichproben, Rückverfolgbarkeit und Aufbewahrung von Aufzeichnungen | Macht aus der Designabsicht eine prüfbare Beschaffungsanforderung |
Übernehmen Sie nicht pauschal denselben Bohrdurchmesser, Füllgrad oder Planaritätsgrenzwert in jede Zeichnung. Padgröße, Leiterplattendicke, Aspektverhältnis, Via-Typ, Kupferverteilung und Lieferantenprozess verändern die Machbarkeit. Verlangen Sie vor der Freigabe eine Prüfung des tatsächlichen Lagenaufbaus und Anschlussflächenbilds.
Ein vollständiger Hinweis zur Designabsicht kann nach folgendem Muster formuliert werden:
Die im gelenkten VIP-Positionsplan gekennzeichneten Vias müssen mit Harz gefüllt, planarisiert und mit Kupfer überplattiert werden, sodass eine durchgehende lötbare Anschlussfläche entsteht. Designabsicht: IPC-4761 Typ VII. Die Abnahme muss nach der freigegebenen Fertigungszeichnung, den vertraglich festgelegten Leiterplattenanforderungen und dem genehmigten Erstmusterplan erfolgen. Mit dem Erstmuster sind der vereinbarte Mikroquerschliff des Prüfcoupons und die Oberflächenprofilaufzeichnungen bereitzustellen.
Dieses Beispiel gilt nicht universell; der endgültige Hinweis muss zu Gehäuse, Leiterplattenaufbau, Produktklasse, Lieferantenprozess und Kundenanforderungen passen.
Die Gehäusedokumentation bleibt die maßgebliche Vorgabe für die Verbindungsschnittstelle. Ein freiliegendes QFN-Pad kann thermische Vias und segmentierte Pastendepots verwenden, während ein BGA-Pad mit feinem Raster eine durchgehend überplattierte Oberfläche erfordern kann. Legen Sie nicht allein deshalb dieselbe Behandlung fest, weil beides als Via-in-Pad bezeichnet wird.
Lotverlust, Oberflächenplanarität und verdeckte Lötstellen prüfen
Lotverlust, Padplanarität und die Inspektion verdeckter Lötstellen müssen gemeinsam bewertet werden. Eine Lötstelle mit geringem Lotvolumen beweist nicht, dass das Via den Fehler verursacht hat; ebenso beweist ein gefülltes Via nicht, dass das Pad eben oder lötbar ist.
Verfolgen Sie für jede Position, wohin flüssiges Lot gelangen kann. Offene metallisierte Bohrungen, unvollständige Verschlüsse, Pads auf der Gegenseite und freiliegendes Kupfer können die Verteilung verändern. Druck, Platzierung, Finish, Reflow-Prozess, Verwindung und Gehäusekoplanarität können ähnliche Symptome hervorrufen.
| Beobachtetes Symptom | Möglicher Via-bezogener Zusammenhang | Weitere zu prüfende Ursachen | Am besten geeigneter nächster Nachweis |
|---|---|---|---|
| Geringes Lotvolumen an einer verdeckten Lötstelle | Lot ist in ein offenes oder unvollständig verschlossenes Via eingedrungen | Schlechte Pastenauslösung, blockierte Öffnung, Platzierungsversatz, Verunreinigung | Protokoll der Lotpasteninspektion (SPI), Röntgenaufnahme und gezielter Schliff der unbestückten Leiterplatte |
| Gehäuseneigung oder ungleichmäßiger Abstand zur Leiterplatte | Überstand der Kupferdeckschicht, Padvertiefung oder ungleichmäßige Metallisierung | Gehäusekoplanarität, Leiterplattenverwindung, ungleiche Pastendepots | Oberflächenprofil der unbestückten Leiterplatte und Pastenhöhenkarte |
| Unregelmäßige Porenbildung unter einem freiliegenden Pad | Gas oder ungleichmäßiger Fluss um überspannte oder abgedichtete Vias | Pastenchemie, Segmentierung der Schablonenöffnungen, Reflow-Bedingungen, Oxidation | Röntgenbildmuster, Schablonendaten, Reflow-Profil und Überprüfung des Herstellerprozesses |
| Lot auf der Gegenseite | Offener Durchgang durch die metallisierte Bohrung oder unzureichender Verschluss | Zu viel Paste, freiliegendes Kupfer auf der Sekundärseite, thermisches Ungleichgewicht | Beidseitige Sichtprüfung und Röntgenaufnahmen mit Zuordnung zum VIP-Positionsplan |
| Zeitweise auftretendes elektrisches Fehlverhalten | Unvollständige Lötstelle, Defekt der Bohrungsmetallisierung, Riss in der Kupferdeckschicht oder Padablösung | Bauteilfehler, Verunreinigung, Biegung oder Nacharbeitsschaden | Elektrische Fehlerlokalisierung, Röntgenaufnahme und gezielte zerstörende Analyse |
Behandeln Sie eine Kupferdeckschicht als Teil des Lötpads. Eine Oberflächenprofilmessung zeigt Vertiefungen, Überstände und Kantenübergänge, die Fotos nicht quantifizieren können. Legen Sie Methode, Positionen, Stichproben und Grenzwerte fest; kein einzelner Planaritätswert eignet sich für jede Anschlussfläche und jedes Gehäuse.
Die Nachweismethoden beantworten unterschiedliche Fragen:
| Nachweismethode | Was sie zeigen kann | Was sie allein nicht belegen kann |
|---|---|---|
| Mikroquerschliff eines Prüfcoupons | Bohrungsmetallisierung, Füllung, innere Hohlräume, Deckschichtaufbau und lokale Registrierung | Jede Produktionsposition oder die Lötstelle der bestückten Baugruppe |
| Oberflächenprofil der unbestückten Leiterplatte | Vertiefung, Überstand, Kupferkranz und Planarität ausgewählter Anschlussflächen | Haftung der inneren Füllung oder Verhalten beim Reflow-Löten |
| Lotpasteninspektion | Depotfläche, Höhe, Volumen, Versatz und Gleichmäßigkeit des Drucks | Endgültige Benetzung oder verdeckte Fehler nach dem Reflow-Löten |
| 2D- oder 3D-Röntgeninspektion | Verdeckte Lotverteilung, offene Verbindungen, Brücken, Ausrichtung und grobe Porenmuster | Exakte Deckschichtdicke, Harzhaftung oder jeden Grenzflächenriss |
| Elektrische Prüfung oder Funktionsprüfung | Verbindung und Reaktion unter den jeweiligen Prüfbedingungen | Ausreichendes Lotvolumen oder langfristige mechanische Reserve |
| Querschliff oder Fehleranalyse | Detaillierte lokale Grenzflächen und Fehlermechanismen | Zustand des gesamten Loses ohne begründeten Stichprobenplan |
Vermeiden Sie einen einheitlichen Grenzwert für den Porenflächenanteil bei allen BGA-, LGA-, QFN- oder Leistungspads. Verwenden Sie die Vorgaben des Bauteillieferanten, die herangezogenen Bestückungsanforderungen, die Kundenkriterien und die Qualifikationsdaten für die tatsächliche Lötstelle.
Verifikationsnachweise vor der Leiterplattenfreigabe vereinbaren
Vereinbaren Sie die Nachweise vor der Freigabe, da Hersteller und Bestücker unterschiedliche Teile des Ergebnisses kontrollieren. Wird der Plan zu spät festgelegt, können bei einem fehlerhaften Los der Prüfcoupon, Profildaten, Rückverfolgbarkeit oder Aufzeichnungen aus der Zeit vor dem Reflow-Löten fehlen, die zur Ursachenbestimmung benötigt werden.
Verwenden Sie vier Nachweisebenen:
- Nachweise zur Designfreigabe: aktuelle Gehäusezeichnung, Prüfung des Anschlussflächenbilds, vollständiger VIP-Positionsplan, Lagenaufbau, Bohrdaten, Masken- und Pastendaten, Zeichnungshinweise und abgeschlossene Ausnahmefreigaben.
- Erstmusternachweise der unbestückten Leiterplatte: Bestätigung der Herstellerfähigkeit sowie vereinbarter Mikroquerschliff, Bilder von Füllung und Kupferdeckschicht, Oberflächenprofildaten, Nachweise des finalen Finishs, Maßprüfergebnisse, elektrische Prüfung und Losrückverfolgbarkeit.
- Erstmusternachweise der Bestückung: Schablonenrevision, SPI-Ergebnisse, Revision des Bestückprogramms, Reflow-Profil, Röntgenbilder, Inspektionsstichproben, elektrische Ergebnisse und Behandlung von Auffälligkeiten.
- Qualifikations- oder Fehleranalysenachweise: projektspezifische zerstörende Schliffe, Temperaturwechselprüfungen, Umweltbeanspruchung, mechanische Prüfungen oder zusätzliche Prozessfähigkeitsdaten für Produkte mit höherem Risiko.
Die folgenden Dokumente unterstützen unterschiedliche Teile der Bewertung:
| Dokument | Hauptzweck | Es ersetzt nicht |
|---|---|---|
| IPC-4761 | Definiert die Aufbauarten geschützter Vias | Gehäusevorgaben, Herstellerfähigkeit oder Projektgrenzwerte |
| IPC-6012 und IPC-A-600, sofern vertraglich herangezogen | Rahmen für Leistungs- und Abnahmeanforderungen an Leiterplatten | Einen vollständigen VIP-Zeichnungshinweis und Nachweisplan |
| J-STD-001 und IPC-A-610, sofern vertraglich herangezogen | Anforderungen an den Lötprozess und das bestückte Produkt | Die Verifikation der inneren Füllung und der Kupferdeckschicht |
| IPC-7095 | Hinweise zu BGA-Design und -Bestückung | Aktuelle Bauteildaten und den qualifizierten Prozess des Bestückers |
| Gehäusezeichnung und Anwendungshinweis | Bauteilspezifische Vorgaben zu Anschlussflächen, Lötstoppmaske, Paste, thermischen Vias und Inspektion | Die Leiterplattenfertigungsfähigkeit oder Kundenanforderungen |
Geben Sie in den Beschaffungsunterlagen die geltenden Ausgaben, die Produktklasse, die Zeichnungsrevision und die Aufzeichnungen an. Eine Normnummer allein klärt die Fertigungsentscheidung nicht.
Via-in-Pad-Ausnahmen mit Fertigung und Bestückung klären
Eine Via-in-Pad-Ausnahme sollte gemeinsam durch Entwicklung, Leiterplattenfertigung, Bestückung, Qualität und den Freigabeverantwortlichen abgeschlossen werden. Die Entwicklung verantwortet die elektrische und mechanische Designabsicht; der Leiterplattenhersteller die Prozessfähigkeit der unbestückten Leiterplatte; der Bestücker den Druck, die Platzierung, das Reflow-Löten und die Lötstelleninspektion; und die Qualität die vereinbarten Nachweise und den Entscheidungsweg für Abweichungen.
Verwenden Sie folgenden Prüfablauf:
exaktes Pad und Funktion bestimmen → Gehäusevorgaben mit dem vorgeschlagenen Aufbau vergleichen → Rückmeldung des Leiterplattenherstellers einholen → Rückmeldung des Bestückers einholen → Behandlung auswählen oder Design ändern → Nachweise und Abnahme festlegen → Ausnahme unter Revisionskontrolle abschließen
Eskalieren Sie die Entscheidung, wenn:
- „Teilweise verschlossen“, „gefüllt“, „überplattiert“ oder „VIPPO“ ohne Querschnittsdefinition angegeben ist.
- Ein Via in einer einzelnen verdeckten Anschlussfläche eines BGA-, LGA-, WLCSP- oder anderen Gehäuses mit geringem Abstand zur Leiterplatte liegt.
- Die Deckschichtmetallisierung feine Kupferstrukturen, Abstände oder den endgültigen Paddurchmesser beeinflussen kann.
- Die Leiterplatte einen dicken Aufbau, ein ungewöhnliches Aspektverhältnis, Blind- oder gestapelte Strukturen oder gemischte Via-Technologien verwendet.
- Offene oder überspannte thermische Vias ohne gehäusespezifische Pasten- und Röntgennachweise vorgeschlagen werden.
- Bauteile auf beiden Seiten während eines der Reflow-Durchläufe beeinträchtigt werden könnten.
- Für die verdeckte Lötstelle weder Röntgenansicht noch Stichprobenregel oder Verfahren zur Fehlerbehandlung festgelegt ist.
- Hersteller, Füllmaterial, Finish oder Bestückungsstandort nach der Qualifikation geändert werden.
Vergleichen Sie das gesamte Fertigungsrisiko, nicht nur den Mehrpreis der unbestückten Leiterplatte. Offene oder überspannte Varianten können zusätzliche Schablonenversuche, Röntgenprüfungen, Nacharbeit oder Untersuchungen der Gutteilausbeute erfordern; Füllen und Kupferüberplattieren erhöhen die Zahl der Leiterplattenprozessschritte und können die Kupfergeometrie einschränken. Wählen Sie die Variante, die durch eine vollständige Schnittstellendefinition und einen Nachweisplan gestützt wird.
Der Einkauf sollte allen Anbietern dieselbe Definition bereitstellen: VIP-Positionsplan, Via-Geometrie, Lagenaufbau, fertiger Aufbau, Füll- und Deckschichtabsicht, Oberflächenfinish, Erstmusteraufzeichnungen, Stichproben und Erwartungen an Änderungsmitteilungen. Angebote, die nur auf „Via-in-Pad: ja/nein“ beruhen, sind technisch nicht vergleichbar.
Anwendungsszenarien mit unterschiedlichen Entscheidungsanforderungen
Die Behandlung sollte sich nach dem Zweck des Vias und der Art der Lötstelle richten, nicht nach einer einzigen unternehmensweiten Regel.
| Anwendungsszenario | Zentrale Freigabefrage | Schwerpunkt der Nachweise |
|---|---|---|
| BGA-Entflechtung bei feinem Raster | Benötigt jede Kugelanschlussfläche eine durchgehende Oberfläche nach Art von Typ VII, und kann der Lieferant Deckschicht- und Padgeometrie einhalten? | Couponquerschliff, Oberflächenprofil, SPI und BGA-Röntgeninspektion |
| Freiliegendes thermisches Pad eines QFN oder SON | Unterstützen die aktuellen Bauteilvorgaben offene oder überspannte thermische Vias, oder ist eine Füllung für eine reproduzierbare Lotverteilung erforderlich? | Gehäusehinweis, Pastensegmentierung, Reflow-Profil und Röntgeninspektion des freiliegenden Pads |
| Leistungs- oder Hochstrompad | Erfüllt der gewählte Via-Aufbau die elektrischen, thermischen und Zuverlässigkeitsanforderungen, statt sich nur auf die Bezeichnung des Füllmaterials zu stützen? | Analyse, Leiterplattenquerschliff, Lötstelleninspektion und Qualifikationsplan |
| RF- oder Hochgeschwindigkeitsübergang | Ist die erforderliche elektrische Geometrie mit der Deckschichtmetallisierung und der Fertigung feiner Leiterstrukturen vereinbar? | Lagenaufbauprüfung, Signalintegritätsanalyse und Deckschichtgeometrie |
| Dichte doppelseitige Bestückung | Können Lotfluss, Gas oder Oberflächenform die zweite Seite während eines der Reflow-Durchläufe beeinflussen? | Beidseitige Datenprüfung, Prozessreihenfolge, Sichtprüfung und Röntgeninspektion |
| Kostensensitiver Prototyp oder Redesign | Ist ein einfacherer Aufbau ein kontrollierter Entwicklungsversuch oder eine nicht genehmigte Abkürzung in der Produktion? | Dokumentierte Ausnahme, begrenzte Fertigung, vergleichende Inspektion und Aufzeichnung der Gutteilausbeute |
Ein thermisches Via-Feld in einem zentralen Pad und ein kupferüberplattiertes Via unter einer einzelnen BGA-Kugel erfordern getrennte Entscheidungen zu Lotvolumen, Planarität und Inspektion.
Via-in-Pad-Freigabecheckliste
Bestätigen Sie vor der Leiterplattenfreigabe, dass:
- Aktuelle Gehäusezeichnungen und Anwendungsvorgaben geprüft wurden.
- Jedes Via, das sich mit einer lötbaren Anschlussfläche überschneidet, in einem gelenkten VIP-Positionsplan erfasst ist.
- Für jede Position eine Entflechtungs-, Masse-, Wärmeleit-, Stromführungs- oder andere Funktion dokumentiert ist.
- Der fertige Aufbau durch einen Typ oder Querschnitt und nicht nur durch eine Kurzbezeichnung definiert ist.
- Lagenaufbau-, Bohr-, Kupferpad-, Masken-, Pasten- und Oberflächenfinishdaten übereinstimmen.
- Der Hersteller die tatsächliche Geometrie und den Nachweisplan genehmigt hat.
- Anforderungen an das Oberflächenprofil angegeben sind, wenn Bauteilauflage oder Pastenübertragung davon abhängen.
- Der Bestücker Druck-, Reflow-, Röntgen- und Abnahmeverfahren genehmigt hat.
- Erstmusteraufzeichnungen, Stichproben, Rückverfolgbarkeit und änderungsbedingte Prüfauslöser in den Beschaffungsunterlagen festgelegt sind.
- Alle Ausnahmen genehmigt und mit der freigegebenen Revision verknüpft sind.
Häufig gestellte Fragen
Löst das Überspannen mit Lötstoppmaske alle Via-in-Pad-Probleme?
Nein. Das Überspannen kann die Lotbewegung in ausgewählten Designs einschränken, erzeugt aber keine planare lötbare Anschlussfläche mit Kupferdeckschicht. Das Ergebnis hängt von der überspannten Seite, der Bohrungsgeometrie, der Maskenregistrierung, der Prozessreihenfolge, dem Pastenbild und dem Gehäuse ab. Abgedichtete oder rückseitige Strukturen können auch das Entweichen von Gas und die Porenbildung beeinflussen. Deshalb müssen sowohl Leiterplattenhersteller als auch Bestücker den konkreten Aufbau genehmigen.
Warum kann ein offenes Via Lot aus einer Lötstelle abziehen?
Während des Reflow-Lötens kann flüssiges Lot die metallisierte Bohrungswand benetzen und in die Bohrung fließen. Das verlagerte Volumen hängt von der Geometrie der fertigen Bohrung, der Länge der metallisierten Bohrungswand, dem Finish, dem Pastendepot, der Orientierung, der Benetzung und den thermischen Bedingungen ab. Ein geringes Lotvolumen, ein ungleichmäßiger Abstand zur Leiterplatte oder Lot auf der Gegenseite können die Folge sein. Vor einer Zuordnung der Grundursache sind jedoch SPI-, Röntgen- und Leiterplattennachweise erforderlich.
Welche Nachweise bestätigen die korrekte Kupferüberplattierung eines gefüllten Vias?
Nutzen Sie Nachweise sowohl für das Via-Innere als auch für die Anschlussfläche. Ein typischer Erstmusternachweissatz umfasst einen Mikroquerschliff eines Prüfcoupons, der Füllung und Deckschichtaufbau zeigt, Oberflächenprofilmessungen an den betroffenen Pads, Aufzeichnungen zum finalen Finish und eine Prüfung der Padoberseite. SPI und Röntgeninspektion bestätigen das Verhalten bei der Bestückung, ersetzen jedoch nicht die Verifikation der Kupferdeckschicht an der unbestückten Leiterplatte.
Sollten Via-in-Pad-Anforderungen in der Fertigungszeichnung stehen?
Ja. Die Zeichnung oder die gelenkten Fertigungsdaten sollten die betroffenen Vias kennzeichnen und den fertigen Aufbau, den anzuwendenden Schutztyp, gegebenenfalls die Seite, die Füll- und Deckschichtabsicht, das Oberflächenfinish, die Abnahmeunterlagen und die Erstmusternachweise definieren. Die bloße Überschneidung von Pad und Bohrung sagt dem Hersteller nicht, ob das Design ein offenes, überspanntes, teilweise verschlossenes, gefülltes, abgedecktes oder überplattiertes Ergebnis erfordert.
Kann dieselbe Via-Behandlung für jedes Gehäuse mit feinem Raster verwendet werden?
Nein. Das Rastermaß allein bestimmt die Behandlung nicht. Padgröße, das Absinken des Gehäuses beim Reflow-Löten, elektrische Funktion, Wärmeleitpfad, Leiterplattendicke, Via-Geometrie, Pastenprozess, Zugänglichkeit für die Inspektion und Lieferantenvorgaben sind ebenfalls relevant. Verwenden Sie die aktuelle Bauteildokumentation und holen Sie für das konkrete Design sowohl die Bestätigung des Leiterplattenherstellers als auch des Bestückungsdienstleisters ein.
Ist VIPPO dasselbe wie ein gefülltes und kupferüberplattiertes Via?
VIPPO bedeutet üblicherweise „via-in-pad plated over“ und beschreibt häufig einen gefüllten, planarisierten und mit Kupfer überplattierten Aufbau. Die Verwendung durch Lieferanten ist nicht vollständig einheitlich. Akzeptieren Sie die Abkürzung nicht als vollständige Spezifikation. Definieren Sie den beabsichtigten Querschnitt, verweisen Sie gegebenenfalls auf IPC-4761 Typ VII, kennzeichnen Sie die betroffenen Vias und legen Sie die erforderlichen Oberflächen- und Inspektionsnachweise fest.
Dürfen thermische Vias unter einem freiliegenden QFN-Pad offen bleiben?
In manchen Fällen, wenn die aktuellen Bauteilvorgaben und ein qualifizierter Bestückungsprozess diese Wahl unterstützen. Offene oder überspannte thermische Vias können mit einem geeigneten Via-Muster, segmentierten Pastendesign, Finish und Reflow-Prozess funktionieren. Sie können aber auch Lotverlust und Porenbildung verändern. Verwenden Sie den Anwendungshinweis des Gehäuses und einen Bestückungsversuch als Entscheidungsgrundlage, nicht eine Regel für alle QFNs.
Was gehört zu den Erstmusternachweisen für die Via-in-Pad-Leiterplattenbestückung?
Dazu gehören der freigegebene VIP-Positionsplan und die Zeichnungsrevision, die Bestätigung der Herstellerfähigkeit, die vereinbarten Mikroquerschliffergebnisse, Oberflächenprofildaten bei relevanter Planarität, Aufzeichnungen zu finalem Finish und elektrischer Prüfung, Losrückverfolgbarkeit, Schablonenrevision, SPI-Daten, Reflow-Profil, Röntgenbilder verdeckter Lötstellen und die Behandlung von Auffälligkeiten. Der genaue Umfang sollte dem Produktrisiko entsprechen und vor Fertigungsbeginn festgelegt werden.
Nächster Schritt zur Freigabe eines fertigungsgerechten Designs
Stellen Sie ein gemeinsames Prüfpaket mit PCB-Lagenaufbau, Fertigungszeichnung, Bohrdaten, VIP-Positionsplan, Gehäuseunterlagen der Bauteile, Lötstoppmasken- und Pastenlagen, Oberflächenfinish, Produktklasse und vorgeschlagenem Nachweisplan zusammen. Lassen Sie zuerst den Leiterplattenhersteller den fertigen Via-Aufbau und die Padoberfläche bestätigen und anschließend den Bestücker Druck, Reflow-Prozess und Inspektion verdeckter Lötstellen.
Für eine koordinierte Prüfung über JASPERs Dienstleistungen zur Leiterplattenbestückung reichen Sie das vollständige Datenpaket statt eines Footprint-Screenshots ein. Klären Sie Behandlung, Planarität, Lotvolumen, Nachweise und Ausnahmeentscheidungen, bevor die freigegebene Revision den Einkauf erreicht.
Bereit für Ihr Projekt?
Beschreiben Sie Ihre Anforderungen an Folienschalter, Tastaturen oder Grafikfolien. Unser Engineering-Team prüft Ihre Spezifikationen und erstellt ein detailliertes Angebot.
